Multiple latched accumulator fractional N synthesis

Patent number:

JP5502154T

Publication date:

1993-04-15

Inventor: Applicant: Classification:

- international:

H03L7/197; H03L7/16; (IPC1-7): H03C3/00; H03L7/183

- european:

H03L7/197D1

Application number: JP19910514278 19910801 Priority number(s): US19900576342 19900831 Also published as:




WO9204766 (A1) US5070310 (A1) IE913059 (A1) GB2255680 (A) FR2666464 (A1)

more >>

Report a data error here

Abstract not available for JP5502154T Abstract of corresponding document: **US5070310**

A multiple latched accumulator fractional-N synthesizer for use in digital radio transceivers is disclosed. The divisor of the frequency divider (103) of the synthesizer is varied with time by the summation of accumulator carry output digital sequences which result in frequency increments equal to a fraction of the reference frequency. The accumulators (615, 617) are latched such that upon the occurrence of a clock pulse, data is transferred through each accumulator one clock pulse step at a time, such that the delay through the system is equal to that of only one accumulator. The carry outputs of each accumulator are coupled through delays (645, 647, 649, 631, 633) equal to one less delay than the number of accumulators and added (635) such that all higher order accumulator carry outputs add to a net summation of zero so as to not upset the desired fractional setting of the first accumulator.



Data supplied from the esp@cenet database - Worldwide

网日本 图特 許庁(JP)

の特許出顯公表

®公表特許公報(A)

平5-502154

@公表 平成5年(1993)4月15日

Mint. Cl. 5

識別記号

庁内整理番号

審 査 請 求 未請求 予備審査請求 未請求

部門(区分) 7(3)

H 03 L 7/183 3/00

В

8321-5 J 9182-5 I

7/18 H 03 L

В

(全 12 頁)

60発明の名称

多段ラツチドアキュムレータ分数Nの合成

@特

顧 平3-514278

8883

簡 平3(1991)8月1日

网翻訳文提出日 平4(1992)4月24日

会国 陈 出 顧 PCT/US91/05455

め国際公開番号 WO92/04766

優先権主張

@発 明 者

仍発

ヒエタラ・アレキサンダー ダ

アメリカ合衆国イリノイ州 60013、カリー、キルダー・コート 1

ブリユ

ラベ・デユアン シー

アメリカ合衆国イリノイ州 60008、ローリング・メドウズ、ミル

ストーン 2702

መ出 頤 人

明 者

モトローラ・インコーポレーテ

アメリカ合衆国イリノイ州 60196、シヤンパーグ、イースト・ア

ルゴンクイン・ロード 1303

ツド 弁理士 池内 義明 70代理人

砂指 定 国

AT, AU, BR, CA, DE, DK, ES, FI, GB, JP, KR, NO, SE

簡求の範囲 .

1. 複数のピットのデジタル数を受けて制御可能な発振 器の出力信号周波数を選択し、該出力信号周波数をループ 分属器によって分周し、故ループ分周器は制御入力信号に よって制御される可変除数を有して基準信号と比較すべき フィードパック信号を発生する分数Nのシンセサイザであ って、

クロック信号を発生する手段と、

前記デジタル数を積分し、前記クロック信号の第1の発 生時にラッチされた出力信号及び第1のキャリー出力信号 を発生する手段と、

前記ラッチされた出力信号を積分して前記クロック信号 の第2の発生時に第2のキャリー出力信号を発生する手段

前記第1のキャリー出力信号を前記クロック信号の第2 の発生時まで遅延する手段と、

前記第2のキャリー出力信号を散分する手段と、

前記運弧された第1のキャリー出力信号及び前記級分さ れた第2のキャリー出力信号を結合して前記制御入力信号 を発生する手段と、

を具備する分数Nのシンセサイザ。

2. さらに、前記出力信号を時間的に変調して前記デジ タル数の少なくとも1ピットを変化させる手段を具備する

抽支項1に記載の分数Nのシンセサイザ。

- 3. 前記可変論数が整数と分子を分母によって除した簡 との和によって表された平均値を有する情求項1に記載の 分数Nのシンセサイザ。
- 4. 前記可変除数の分母は大きな値であって、該分母に よって除された基準信号の甶の周波数が前記分数Nのシン セサイザの高域通過特性の下限関放数(corner f requency)よりかなり低く、これにより、前記出 力信号におけるスプリアス信号が除去される請求項3に記 側の分数Nのシンセサイザ。
- 5. さらに、前記デジタル数の少なくとも1ピットに対 する所定状態を選択することによって多数の分子値に対し て前記分母を維持する手段を具備する請求項3に記載の分 数Nのシンセサイザ。
- 6. コントローラからの複数のピットのデジタル数を受 けて動作信号の周波数を選択し、該動作信号の周波数をル ープ分周器によって除算し、鉄ループ分周器は制御入力信 母によって制御される可変除数を有して基準信号と比較す ベきフィードパック信号を発生する分数Nのシンセサイザ を用いた無線送信機であって、

クロック信号を発生する手段と、

前記デジタル数を複分し、前記クロック信号の第1の発 生時にラッチされた出力信号及び第1のキャリー出力信号 を発生する手段と、

前記ラッチされた出力信号を複分して前記クロック信号の第2の発生時に第2のキャリー出力信号を発生する手段と、

前記第1のキャリー出力信号を前記クロック信号の第2 の発生時まで遅延する手段と、

前記第2のキャリー出力信号を微分する手段と、

前記選続された第1のキャリー出力信号及び前記数分された第2のキャリー出力信号を結合して前記制御入力信号を発生する手段と、

前記制御入力信号に応答して前記動作信号を発生する手段と、

該動作信号を送信する手段と、

を具備する無線送信機。

- 7. さらに、前記動作信号を時間的に変調して前記デジタル数の少なくとも1ビットを変化させる手段を具備する 請求項6に記載の無線送信機。
- 8. 前記可変除数が整数と分子を分母によって除した商 との和によって表された平均値を有する請求項 G に記載の 無原送位機。
- 9. 前記可変除数の分母は大きな値であって、該分母によって除された基準信号の商の周波数が前記分数 Nのシンセサイザの高域通過特性の下限周波数(corner frequency)よりかなり低く、これにより、前記動作信号におけるスプリアス信号が除去される請求項 8 に記

を具備する信号合成方法。

- 12. さらに、前記出力信号を時間的に変質して前記デジタル数の少なくとも1ビットを変化させるステップを具備する請求項11に記載の信号合成方法。
- 13. 前記可変除数が整数と分子を分母によって除した商との和によって接された平均値を有し、前記可変除数の分母は大きな値であって、競分母によって除された基準信号の商の周波数が前記分数Nのシンセサイザの高域通過特性の下限周波数(corner frequency)よりかなり低く、さらに前記出力信号におけるスプリアス信号が除去されるステップを具備する請求項11に記載の信号合成方法。
- 14. さらに、前記デジタル数の少なくとも1ビットに対する所定状態を選択することによって多数の分子値に対して前記分母を維持するステップを具備する請求項13に記載の信号合成方法。

戯の無線送信機。

- 10. さらに、前配デジタル数の少なくとも1ビットに対する所定状態を選択することによって多数の分子値に対して前配分母を維持する手段を具備する請求項8に記載の 緑線送信機。
- 11.複数のビットのデジタル数を受けて制御可能な発 級器の出力信号周波数を選択し、該出力信号周波数をループ分周器によって除算し、該ループ分周器は制御入力信号 によって制御される可変除数を存して基準信号と比較すべ きフィードバック信号を発生する分数Nのシンセサイザに おける信号合成方法であって、

クロック信号を発生するステップと、

前記デジタル数を積分し、前記クロック信号の第1の発生時にラッチされた出力信号及び第1のキャリー出力信号を発生するステップと、

前記ラッチされた出力信号を被分して前記クロック信号 の第2の発生時に第2のキャリー出力信号を発生するステップと、

前記第1のキャリー出力信号を前記クロック信号の第2 の発生時まで選延するステップと、

前記第2のキャリー出力信号を散分するステップと、

前記選延された第1のキャリー出力信号及び前記機分された第2のキャリー出力信号を結合して前記制御入力信号を発生するステップと、

明無常

多段ラッチドアキュムレータ分数ドの合成

発明の背景

本発明は一般的に周波数シンセサイザに関し、特に、ラ ッチド構成(latched configuratio n)の1つより多くのアキュムレータを用いることにより データが1つより多くのアキュムレータを介して ゚リップ ル。を不要とする分数Nの周波数シンセサイザに関する。 ラッチド構成は同期的に動作し、また、システムをより高 い周波数で動作を可能にし、これにより、スプリアス信号 を低減する。参考として、米国特許出願第516,993 号: "Multiaccumulator Sigma-Delta Fractional-N Synthes is"、発明者Hietala et al、出願日19 90年4月30日、及び米国特許出願第516.897号: "Fractional N/M Synthesis", 発明者Black et al、出版日1990年4月3 0日があり、これらは共に本願発明の譲受人に譲渡されて いる。また、参考として、米国特許出願第576、333 号: "Latched Accumulator Pra ctional-N Synthesis with D /A Conversion'、出翻日1990年4月3

774号に見い出される。ここで述べられているように、

2つのアキュムシータを用いて切替によって発生するスプ

リアス信号を伴うことなく、餘数の異なる整数値間での切

替の分数合成の性能をシミュレートする。これらの 2 つの

アキュムレータの技術は打消し(cancellatio

n)及びループフィルタ排除(regection)によ

従って、分数N周波数シンセサイザのための基準信号周

波数はVCO出力周波数にプログラマブル分周器の除数の

分母を乗算した値のステップ幅によって決定される。分数

N合成によれば、実際のチャネル関隔よりずっと高い基準

周波数の使用が可能となり、また、低周波数のスプリアス

出力の低減のためにより広い帯域幅を使用する設計が可能

となる。帯域幅が広くなると、ロック時間が早くなり、ま

た、基準入力もしくは分数分割機構に印加される広帯域変

段念ながら、上述のシステムは完全ではなく、チャネル

奥が可能となる。

って不要なスプリアス信号を低減するように作用する。

O日、発明者Hietala et alがある。

位相ロックループ(PLL)周波数合成は電圧制御発展 器(VCO)から多くの関連する信号の1つを発生するた めのよく知られた技術である。単一ループのPLLにおい ては、VCOからの出力信号はプログラマブル分周器に供 給され、この分周器は選択された整数によって分周して分 周信号を位相比較器に提供し、位相検出器はこの分周信号 を他の固定周波数発振器からの基準信号と比較する。この 基準信号は時間変化及び環境変化に対して周波数の安定の ためにしばしば選択される。分周信号と基準信号との位相 差が位相検出器から出力されてループフィルタを介してV COに印加され、これにより、VCOからの出力信号の周 波数を変化させて分周信号と基準信号との位相誤差を最小 にする。プログラマブル分周器は整数のみによって分周す るので、出力周波数のステップ幅(step size) は基準信号周波数に等しくなるように抑制される。単一ル ープPLLについては、ループロック時間、出力周波数の ステップ幅、雑音性能、及びスプリアス信号発生の競合要 件の間での技術上の妥協を行なわなければならない。

単一ループPLLの制限を克服するために、非整数によって分周するプログラマブル分周器が開発されてきた。基準信号周波数の分数の出力周波数のステップ幅は得られるが、基準信号周波数が高くかつループ帯域が広く維持される。分数Nの合成についての議論は米国特許等4.816

間隔に等しい周波数でいくらかのスプリアス信号出力を発生する。望ましい信号出力の純粋度は非分数システムよりよいが、それ自信いくつかの高品質システムのためにはまだ不十分であると言える。

このスプリアス出力の効果を最小にするために、2つのアキュムレータの分数N合成システムが開発され、このシステムはスプリアス信号をフィルタリングが高街でなくか

つ簡単な周波数に分散する。この利益は2つより多くのア キュムレータを有するシステムを使用することによって急 激に増大する。

現在の多段アキュムレータシステムはすべてアキュムレータがデータを「リップル」するという欠点を有している。 含い換えると、各クロックパルスに対しデータはデジタル ネットワーク構成全体に買って作用しなければならない。 これは、システムを構築するのに用いられたデジタル回路 における伝播遅延のために、多段アキュムレータシステム に対して比較的低い動作周波数上限値を招くことになる。

1つのアキュムレータの分数Nシステムの基本構成は図1のプロック図に示される。VCO101は出力信号を発生し、この出力信号は代表的にはプログラマブル分属器103は位相検出器(ゆ)105への出力を有する。制御入力は租チャネル設定値と除算の分数部分を提供するデジタル網の出力との和である。位相検出器105は、通常、分周周波数fyの位相を基準発展器107からの基準信号周波数fr出力の位相と比較して信号を発生し、この信号はループフィルタ109に印加され、まり、VCO101に印加され、これにより、VCO出力信号を位相ロックする。

可変分周器103の除数値の選択は、デジタル網111 によってなされ、このデジタル網は、米国特許第4.75 8.802号と等価の2変換にて記載された既知の整置で あって、通常の加算器113、比較器115(比較器11 5の入力が所定の数値を超えたときに「キャリーアウト」 信号を発生)、及びフィードパックロジック117を備え ており、このフィードパックロジック117は(キャリー アウト信号が発生したときに)加算器113にデジタル数 表現が印加される前に加算器113及び比較器115のデ ジタル数表現出力から分母を減算する。分数Nのシンセサ イザにおいて時間(オフセット属波数)に関してのオフセ ット位相の1階で分のデジタル等価値である第2のデジタ ル数表現がデジタル網111の他の入力に印加される。デ ジタル網111の全体効果は繋分位相を積分し、PLLに 位相オフセットの1次の等質量である制御信号(キャリー アウトデジタル信号形式)を印加することである。加算器 113は基準周波数信号 f 。の発生毎に加算器 113の前 回値にdφ/dt(分子)を加算する。米国特許第4.8 16. 774号に記載してあるように、加算器113の出 力はある数(分周器103の除数を整数と分子/分母との 和で表すとき除数の所望の分数部分の分母)と比較される。 加算器113の内容がその分母値を超えると、キャリーア ウト出力が真値(true)にセットされ、次の基準パル スの発生前に加算器113の内容がフィードパックロジッ ク117において分母値だけ減少する。

たとえば、分母の値を13とし、分子の値を1とする。 13個の基準パルスの発生毎に加算器113は分母の値を

特表平5-502154 (4)

超えてキャリー出力を発生し、このキャリー出力は1つの 基準信号! のパルスに対して分周器103の除数を1だ け増大させる。これはVCO101の出力信号から1つの パルスを除去し、従って、審復された位相誤差が360° だけ減少する。これは公称のループ除算数に加算された1 /13除算に対応する。

図2の2変換図には、米国特許第4.758.802号に関示されたものと同一の1つのアキュムレータのシステムの2変換等価デジタル観111′が示されている。 験単一アキュムレータシステムの2変換式は、

$$D0 = Q[(1-z^{-1})/(2-z^{-1})] + \Omega[/(2-z^{-1})]$$

ただし、DOは出力データ、DIは入力データである。

2変換加算器201には、分子の値(オーバフローがあれば分子の値からの分母の値を減算した値)と、 z=1 (選延)プロック203、205によって表される、前回の加算器内容とが供給される。この比較は207にて加算された量子化誤差Qによるデジタルスライサとみなされる。加算器207からの出力はデジタル数値であって加算器201にフィードバックされ、また、キャリーアウト信号は出力信号として取り出される。しかしながら、2変換解析では、出力とフィードバック信号との差は必要とされない。

| (Data Ont) / (Data In) | = 1 / (5-4 cos (
$$\pi \nu$$
) | | (Data Ont) / (1 = [(2-2 cos ($\pi \nu$))] | / (5-4 cos ($\pi \nu$)) | 1 / 2

このように、加算器201へのデータはわずかに低域通 過フィルタリングされ、デジタル網111′によって導入 された量子化雑音は高坡通過フィルタリングされる。量子 化雑音の高域通過フィルタリングは、スプリアス信号が高 域通過フィルタのコーナ(下限)周波数(corner of the high pass)よりずっと低い周波 数で発生するときに、送受信機のチャネル間周波敷間隔の 周波数で発生するスプリアス信号を低減できるという効果 を奏する。高域通過のコーナ周波数よりずっと低い低域項 過のコーナ周波数 (low pass corner f requency)を有するPLL応答を選択することに よって、量子化雑音のほとんどを除去することが可能であ る。単一アキュムレータシステムにおいては、高域過過の ロールオフは20dB/decadeである。このように、 十分なノイズ抑圧を得ようとすれば、基準周波数を大きく して高坡通過のコーナ周波数を大きい周波数に押し上げな ければならない。(もしくは、PLLの低減通過の周波数 を非常に低くしなければならず、この場合、広帯域幅の利 益を失う。)

基本的な分数N構成の高域通過フィルタリングを改良す

B点では、次のごとく式を書くことができる。

$$B(z) = A(z) / (1 - z^{-1})$$

ただし、 データ出力(DO)=B(z)+Q

これらを代入してB(s)について解くと、

$$B(z) = F - 9 人力(DI)/(2-z^{-1}) - Q/(2-z^{-1})$$

また、出力データDOについては、

248.

上述の式を周波数領域に変換すると (νは折り返し周波数に正規化された周波数)、

ために、1つより多くのアキュムレータを用いるシステム用の分散 N の合成を用いることが知られている。 2 つのアキュムレータの分数 N シンセサイザは米国特許第4.204.174号に開示されている。また、多段アキュムレータの分数 N シンセサイザの例は図3のブロック図に示され、図1の単一デジタル網111が、付加的なアキュムレータ、この場合、アキュムレータ303.305.307、によって増大されている。

多段アキュムレータ (multiaccumulato r) システムにおいては、第1のアキュムレータ111の 内容は第2のアキュムレータ303のデータ入力となって いる。また、第2のアキュムレータ303の内容は第3の アキュムレータ305のデータ入力となぃる。データがア キュムレータ111の加算器113の出力に一旦セットさ れると、そのデータはアキュレータ303の加算器113 のデータ入力に転送されなければならない。一旦絃データ がアキュムレータ303の加算器113の出力においてセ ットされると、そのデータはアキュムレータ305の入力 に転送されなければならない、等となる。すべての転送は 1つのクロックパルス(典型的には分周器103の出力か ら取り出される)において連成されなければならない。こ の処理は「リップル(ripple)」処理と称され、ア キュムレータは「リップル」アキュムレータとして知られ ている。アキュムレータの速度及び/または数にはリップ

. ル処理によって明らかに上限が課されている。

第2のアキュムレータ303は第1のアキュムレータの 量子化鉄差Q1に加えてそれ自身の2変換量子化鉄差Q2 を有している。しかしながら、これらの組合わせの量子化 **與差は単一アキュムレータの場合より大きく低減する。第** 2のアキュムレータ303からのキャリーアウト信号は遅 延論理案子309に印加され、また、遅延論理案子309 によって生成された気分(differentiatio n)後に加算器311に印加される。アキュムレータ30 5の比較器からのキャリーアウト出力は遅延論理素子31 3. 315によって2回微分され、加算器311に入力さ れる。アキュムレータ307の比較器からのキャリーアウ ト出力は運延論理案子317,319.321によって3 回数分され、加算器311に入力される。上述のごとく、 微分されたキャリーアウト出力は加算されて有効キャリー アウト信号として分周器103に印加される。このように、 多数アキュムレータシステムによって発生する効果は、ア キュムレータ111のキャリーアウトの1次の次数の位相 オフセット、アキュムレータ303の微分のキャリーアウ トの2次の次数の位相オフセット、アキュムレータ305 の2回後分のキャリーアウトの3次の次数の位相オフセッ ト、及びアキュムレータ307の3回散分のキャリーアウ トの4次の次数の位相オフセットを加算して有効なキャリ ーアウト信号にすることである。

Car. DO3 = DO2 (1-z-1)

Data Out = DO1 + DO3

である。

従って、計算すると、

Data Onl= (Onta la) [(3-2
$$x^{-1}$$
) / (2- x^{-1}) | 2]
+91 [(1- x^{-1}) | 2 / (2- x^{-1}) | 2]
+92 [(1- x^{-1}) | 2 / (2- x^{-1})]

次に、上記表現を周波数領域に変換すると(νは折り返 し周波数に正規化された周波数)、

| (Data Oct)/(Data In) | = (13 - 12cos
$$(\pi \nu)$$
) | 1/2
 /(5 - 4cos $(\pi \nu)$)

 $| \{0 \text{ mis } 0 \text{ mt}\} / | Q1| = \{1 - 2 \cos(\pi \nu)\} / |15 - 4 \cos(\pi \nu)\}$

{ (Data Out) / Q2 | = {2- 2cos (
$$\pi \nu$$
)}
/{5- 4cos ($\pi \nu$)} 1/2

この場合、高域通過のコーナ周放数(corner)は 1つのアキュムレータの場合とほぼ同一の周波数で発生するが、量子化報音に対する高域通過特性の周波数応答は4 簡単化のために、第1、第2のアキュムレータの2変換 モデルが図4に示される。DO1は第1のアキュムレータ のデータ出力である。上述の計算から、

DOI *Pata Ost
=
$$(Data ln)/(2-x^{-1})+QI(1-x^{-1})/(2-x^{-1})$$

Di 2 は第1のアキュムレータのアキュムレータ内容であり、

となる。

同様に、DO2に対する式は、

$$002=012/(2-z^{-1})+02(1-z^{-1})/(2-z^{-1})$$

となる。

この式にDi2を代入し、次にDO1を代入すると、

$$\begin{array}{lll} \text{DO2} = (0*t*[1*]) / \{(2-z^{-1}) - (1-z^{-1})\} \\ - 0! [1/(2-z^{-1}) - 2] + 0! \{(1-z^{-1})/(2-z^{-1})\} \\ - (0*t*[1*]) / \{(2-z^{-1}) - 2(1-z^{-1})\} \end{array}$$

0 d B / d e c a d e である。これにより、P L L を 1 つのアキュムレータの場合よりより広帯域幅を有し、つまり、分数システムをより低周波数で動作できる一方、所望の維音抑制を維持できる。

アキュムレータの数は論理的にはいかなる所望の次数にも増大できる。これによる量子化雑音に対する高域通過特性の応答の傾きは 20 d b / d e c a d e のアキュムレータの数の倍数となる。各アキュムレータは米国特許第 4、609、881 号に関示の「パスカルの三角形方法」として知られるものにおいて "再接続" される(r e c o m b i r e d)。一般に、より高位のアキュムレータは($1-z^{-1}$)の(n-1) 乗として再接続される。

上述のシステムは、1クロックパルスによってデータがすべてのアキュムレータを介してリップルしなければならないことを必要とする。高次数のシステムになれば、この要求は最大アキュムレータクロック速度を制限し、従って、得ることができる難音抑制を制限する。このような制限の理由は、データが1クロックパルス期間内にシステムを介してリップルできなくなるまで各アキュムレータの伝播運
延が加算されるからである。

発明の概要

分数Nのシンセサイザはデジタル数値を受け入れて制御可能な発振器出力信号周波数を選択する。この出力信号周

特表平5~502154 (6)

被数はループ分周器によって分周され、このループ分周器は制御入力信号によって制御される可変除数を育して基準信号との比較のためのフィードバック信号を発生する。 デジタル数値は複分され、ラッチド出力信号及び第1のキャリーアウト出力信号が第2の上述のクロック信号の発生を受けて発生する。第1のキャリーアウト出力信号は微分された後に結号及び第2のキャリーアウト出力信号は微分された後に結合されて制御入力信号を発生する。

図面の簡単な説明

3

図1は1次の分数Nのシンセサイザのブロック図である。 図2は図1のデジタル網の等価2変換図である。

図3は多次数リップル分数Nのシンセサイザのブロック 図である。

図4は次数2のリップルアキュムレータのデジタル観の 等価2変換図である。

図5 は本発明が用いられる無線送受信機のブロック図である。

図6は本発明に係わる多敗ラッチドアキュムレータを育する分数Nのシンセサイザのブロック図である。

図7は遅延付加、つまりリップル、アキュムレータ構成 の詳細ブロック図である。

変分周器 1 0 3 の出力は位相比較回路 1 0 5 の一入力を供給し、位相比較回路の他の入力は基準発展器 1 0 7 から供給される。位相比較回路 1 0 5 の出力はループフィルタ 1 0 9 によってフィルタリングされて無用の総音成分を除去する。次に、ループフィルタ 1 0 9 の出力は V C O 1 0 1 の制御入力にフィードバックされ、これにより、 V C O 1 0 1 がその出力周波数 f o を基準発振器 1 0 7 の周波数の分周器 1 0 3 のデジタル分周比倍の値となるように調整する。

好ましい実施例においては、分周器103の分周比Nは 周期的なシーケンスにより変化し、VCO101の出力周 波数foを基準発振器107の周波数の分数に等しい周波 数ステップで調整できる。この周期的シーケンスは多段ア キュムレータデジタル網611によって発生される。4つ のアキュムレータのデジタル網が図6に示されている。

周波数オフセットに対応し変調情報を含む分子データは 周波数選択回路(図示せず)から入力され、アキュムレータ615の第1の加算器113に印加される。第1のアキュムレータ615からのデータ出力は比較回路115によって処理された後にフィードバックロジック117の出力において取り出される。分周器103から取り出されたクロック入力信号がアキュムレータ615をクロックした後に、上述のデータ出力が利用できる。1つのアキュムレータから次のアキュムレータへ現れるデータは1クロックサ 図 8 は本発明において用いられる非選延付加つまりラッチドアキュムレータ構成の詳細プロック図である。

図9は図8のラッチドアキュムレータの等価2変換図である。

図10は本発明に係わる3つのアキュムレータのシステムの等価2変換図である。

図11はデータ入力のデジタル網のための試養及び3つのアキュムレータのシステムに対する量子化維音を示す図である。

好ましい実施例の詳細な説明

本発明が用いられる無線送受信機の基本的なプロック図が図5に示される。このような無線送受信機は好ましくはデジタル無線電話システムにおいて有用なデジタル無線送受信機である。シンセサイザ503の出力は受信機505及び送信機507の両方によって用いられ、各々は局部発展が送信信号を生成する。送受信機の機能たとえば動作周波数のチャネルに対する制御は制御ロジック509の機能によって提供され、分数Nのシンセサイザの第1のアキュムレータに分子データ入力として入力される。

多段ラッチドアキュムレータの分散 N のシンセサイザが 図 6 に示される。この周波数シンセサイザは所望の出力周 波数 f o を提供し、また、可変デジタル分周器 1 0 3 に入 力を供給する電圧制御発振器 V C O 1 0 1 を使用する。可

イクル中においてストリングにおける次のアキュムレータへ転送されるだけであり、これにより、1クロックパルス内ですべてのアキュムレータを介してリップルする問題けることができることが本発明の重要な特徴の1つでおる。第1のアキュムレータより先の各アキュムレータには次の低位のアキュムレータの内容が供給される。各アキュムレータは第1のアキュムレータ615でもって次の低分子データのでジタル積分を実行する。第2のアキュムレータ617は入力分子データの3重積分を実行し、第4のアキュムレータ621は入力分子データの4重積分を実行する。

各アキュムレータの出力はキャリーアウトつまりオーバフロー出力である。第1のアキュムレータ615については、この出力はVCO101の出力周波数 foが基準発展 307からの信号出力の周波数に対して360°の位相 誤差を得たことを示す。これを補正するために、分周器 103の分周比は次のクロックインターバルに対して1つの整数だけ増大され、アキュムレータ615の内部データはその容量だけ減少される。この作用により位相検出器 105の入力からの出力周波数 foの1サイクルを除去し、従って、VCO101の出力において360°の位相補正がされることになる。この補正は出力周波数 foがループフ

特表平5-502154 (フ)

ィルタ109なしで360°の位相製整を達成する点においてのみ発生する。このような条件は位相換出器105の出力における網歯状の放形となり、次にこれはループフィルタ109によってフィルタリングされなければならない。この個歯状の放形の平均値は基準発援器107からの基準周波数出力の分数増分の間隔となっている周波数を選択するための正しい制御信号である。

しかしながら、第1のアキュムレータ615の内部データは中間位相段差を示す。高位のアキュムレータは第1のアキュムレータ615の内部データに対して作用するように含まれており、これにより、位相誤差に中間補正を提供し、この結果、解慮状の波形を周波数的に細分でき、従って、元の解曲状の波形の基本周波数における雑音出力は低減できる。

高位のアキュムレータの出力はキャリーアウト出力の導 関数演算を実行するデジタル遅延期(623.625.6 27.629)を介して供給される。アキュムレータのこれらのキャリーアウト出力は分子データ入力のデジタル限 分であるので、所望の位相に対するより高次の補正となる。

たとえば、第2のアキュムレータ617のキャリーアウト出力はデジタル遅延網625に印加され、そこで、通常のデジタル加算器635に供給される前にそのキャリーアウト出力は通常の遅延素子631及び遅延素子633によって遅延される。

うな他の保数を導入することもできる。しかしながら、上述の係数以外のいずれの選択も最適な維音除去性能以下の 性能を招くことになる。

図?においては、リップルアキュムレータのブロック図が示されている。このアキュムレータが図3に示すごとく、複数個カスケード接続されて1つのアキュムレータのデータ出力が次のアキュムレータのデータ入力に供給されるようにすると、結果として得られる回路はアキュムレータの数に等しい深さのカスケード接続加算器群となる。このような構成は1つのアキュムレータに対する加算プロセスの是延のアキュムレータの数倍に等しいセットリング時間を必要とする。位相に対して高次の補正を所望のときには、多数のアキュムレータを必要とし、これに対応する最大助作速度の減少を招くことになる。

好ましい実施例においては、アキュムレータ615、617、619、621に対して図8に示すようなラッチドアキュムレータ機成を用いる。各アキュムレータのデータ出力信号801は通常のラッチ回路803からのラッチ出力として取り出される。ラッチ回路803がそれに伴う加算器807を分離するので、このようなアキュムレータのカスケード接続は(805を介してラッチ回路803に印加される)各クロックパルスの発生に応じた単一の加算器星延を有するのみである。この構成により、加算器807からの各アキュムレータのキャリーアウト出力シーケンス

知算器635においては、第2のアキュムレータ617の是廷出力が通常の選延素子637の出力から得られた前回値の否定値に加算される。これはデジタル的な意味で1階の導関数である。第2のアキュムレータ617の出力は入力分子データの第2の積分であるので、この構成の正味の出力は分数周波数のオフセットの2次の位相補正である(分子データは位相の導関数である周波数オフセットであることに注意)。

第3のアキュムレータ619のキャリーアウト出力はデジタル建延網627に印加され、そこでこのキャリーアウト出力は運延素子639によって運延され、前回値の否定値の2倍値と前々回値との和に加算される。これらの前回値及び前々回値は、それぞれ、遅延素子641、643の出力から得られる。これは2階のデジタル導関数に相当する。第3のアキュムレータ619の出力は分子データ入力の第3の積分を示すので、これらの全体の効果は分数周波数オフセットの位相に対する3次の補正である。

この技術はより多くのアキュムレータ部分をデジタル認611に加えることによって所望の次数の補正に対して実行できる。各シーケンスの加算の係数は、(1-z⁻¹) X、ただしXは考慮中のアキュムレータの次数、の展開における因数(factors)に対応する。また、第1のアキュムレータに対する係数の和が1となりかつ他のすべての高位のアキュムレータに対する係数の和が0となるよ

は次の低位のアキュムレータの出力シーケンスから1クロックサイクルだけ遅延することになる。

4つのアキュムレータシステムにおける図6を再び参照 すると、たとえば、ティジタル網629に印加された第4 のアキュムレータ621のキャリーアウト出力シーケンス は第1のアキュムレータ615のキャリーアウト出力シー ケンスから3サイクル運延され、第3のアキュムレータ6 19のキャリーアウト出力シーケンスは第1のアキュムレ ータ615のキャリーアウト出力シーケンスから2サイク ル遅延され、第2のアキュムレータ617のキャリーアウ ト出力シーケンスは第1のアキュムレータ615のキャリ - アウト出力シーケンスから1サイクル遅延される。これ らのシーケンスを時間的に整列するために、第1のアキュ ムレータ615の出力は遅延素子645、647.649 によって3回遅延され、第2のアキュムレータ617の出 力は運延素子631、633によって2回遅延され、第3 のアキュムレータ619の出力は差延素子639によって 1回運延される。他のすべての運延素子はディシダル微分 処理に関連するものである。

動作遠度の必要性を示すために、デジタル網の難音性能を解析するのに適したラッチドアキュムレータ及びそれに付随するデジタル選延網の等価モデル900が図9に示される。通常の2変換理論に基づくこのモデルはデジタル選延または2⁻¹利得ブロック901としてのラッチ動作を

特表平5-502154(8)

表している。アキュムレータにおける加算器は遅延ブロック901に伴なう加算プロック903によって示されている。第2の加算プロック905は外側のループに用いられてアキュムレータのオーパフロー毎に発生するアキュムレータ容量の減算を示している。最後に、第3の加算プロック907は位相誤差の量子化によって生ずる雑音を示すのに用いられる。

このアキュムレータ構造に対して2つの伝達関数を次の ごとく規定できる。

キャリーアウト= z ^{- 1}・データ入力+(1 - z ^{- 1}) Q

データ出力=次のデータ入力
=
$$z^{-1}$$
・データ入力- z^{-1} ・Q

簡単のために、図6の最下位の3つのラッチドアキュムレータ及びこれに付随する遅延網が図10の等価2変換図に示されている。より高位の各アキュムレータのキャリーアウト出力は対応する数の導関数を通過し、共通の加算器1001において再結合される。より低位の各アキュムレータの出力は遅延されてすべてのシーケンスを再整列する。このシステムに対する全体の伝速関数は下記のごとく導くことができる。

/2で発生する。

図11から2つの結果を解釈できる。第1に所図の間波数オフセットデータは低い歪みでデジタル網を通過する。第2に量子化雑音に対する高域通過特性の傾きがdb/decadeでアキュムレータの数の20倍であるのでジタル網の雑音除去は改良されていることが分かる。また、深切タル網(digital network)は可能な色の方がであり、この結果、高域通過特性のコーナ(下限)周波数は可能ななの適切に除去されると、が分の表。なぜなら、デジタル網である。低周波雑音がデジタル網で適切に除去されると、が分かる。なぜなら、デジタル網がデジタル網であり、これがデジタル網でよって除去されないいずれの残余の高周波維音成分をも除去するからである。

好ましい実施例においては、変調情報は送受信機制御ロジック509からの24ビット分子データの16の最下位ビットとして分数Nのシンセサイザの多段アキュムレータデジタル網611に印加される。本発明を用いる送受信機はGSM汎ヨーロッパデジタル無線電話システムにおいて効果的に利用できるので、高速な周波数変化、変調、及び低スプリアスおよび難音レベルが分数Nのシンセサイザについて実現される。変調については、分数Nのシンセサイザはルックアップテーブルを用いて送信すべきデータスト

この表現は e ^{j x p} = Z とすることにより周波数領域へ 逆変換できる。この結果、D O に対して次のごとくなる (なお、これは項ごとの大きさの表現である。)

DO= 119+ δ (cos2π ν - 3cosπ ν -cosπ ν cos2π ν

- sia2πν+ 3siaπν-siaπν sia2πν

tcorn v sia2 n v - 3corn v sirm v

+ tot2 x v til x v

- (1/3) cos2π ν τία2π ν)] 1/2 (DI)

+[2-2cos # v] 3/2 Q1+[2-2cos # v] 3/2 Q2

 $+[2-2\cos\pi\nu]^{-3/2}$ Q1

上述の表現において、 ν は折り返し周波数に正規化された周波数である。この折り返し周波数はアキュムレータクロックが動作する速度の 1 / 2 に等しい。

図11の周波数対域資量曲線はこの表現の各項の出力を示す。なお、DI(もしくはデータ入力)は高周波数で少しデータ出力(DO)側に歪んでおり、量子化雑音項(Q)は高域通過フィルタによりろ波されている。高通過項は60db/decadeの傾きでロールオフし、高域通過のコーナ周波数(corner)は折り返し周波数のほぼ1

リームを分数Nのシンセサイザのために周波数オフセットに変換する。シンセサイザのループ分周比は入力データストリームに従って調整されて、GMSK変調信号に要求される瞬時の周波数オフセットに追随する。これは、オフセット周波数においてもしくは直接主周波数において可能で

ラッチドアキュムレータの分数 N のシンセサイザ構成は多くのアキュムレータとともにスプリアス信号を除去し、D M A 補正を提供して軽散的スプリアス信号を低減し、P L L に 直接デジタル変調を提供するよう作用を受ける。 G S M システムにおいて、データ速度は 0 . 3 の B T 積 で 2 7 0 . 8 3 3 3 3 k b である。この結果、P L L を介して変調として低歪みでもって通過しなければならない周波数は約8 1 k H z となる。

GMSK信号の実際の周波数オフセット成分は10Hzから約70kHzに及ぶ。この範囲は、10Hz以下のステップでシンセサイズするのに必要であるので、アキュムレータの長さを決定する。GSMシステムの好ましい実施例においては、基準周波数26MHzにし対して、アキュムレータ長は24ビットであるが、最小として少なくとも22ビットとしなければならない。

明らかに、変調による所望の瞬時周波数オフセットはループフィルタのカットオフより十分低い。従って、周波数シンセサイザのループは変調による基本的な周波数 [チャ

ネル化」スプリアス信号のいずれも減衰させない。しかしながら、多段アキュムレータシステムについては、この問題は克服される。

好ましくは、紐分化(fractionalization:分別比の分数部分の分母値)を増大でき、スプリアス出力のすべてが非常に低い周波数域に移動され、ここで、多くのアキュムレータを高速度クロックで使用した結合効果は分数処理の量子化総音の大きな減衰を招くことができるようになる。このように、大きな分母は基準発振器の周波数を効果的に分周し、この結果、発生するスプリアス信号はループ高域通過特性の3dB下限周波数より十分低い周波数に低下する。多くのアキュムレータを使用すると、高域通過フィルタリング動作の傾きが増大する。動作速度を増大させると、高域通過フィルタの下限(corner)周波数が増大する。

図6のラッチドアキュムレータの分数Nのシンセサイザのプロック図を再び参照すると、分数Nの多段アキュムレータデジタル網611の出力は分周器103の分周制御人力に供給される。デジタル網611が1クロック基準期間に1だけ分割を増大させると、VCO101の1出力パルスは分周器103によって効率的に除去される。この動作はVCO101の出力周波数における2πラジアンの位相シフトに対応する。次に、この位相シフトは分周器103によって分周され、位相検出器105の入力における位相

位相検出器105を通過した後に、信号はループフィルタ109に入力される。ループフィルタ109の出力はVCO101の制御入力を供給する。VCO101の入力における制御供差電圧の大きさは次のごとく表すことができる。

$$V_e = 2 \Pi K_\phi I c (n) I I F (\omega) I / N_L$$

ただし、K。は位相検出器の変換利得、

[F (ω) | はオフセット周波数でのフィルタ応答の大きさである。

この制御電圧によりVCO101は次のスプリアス成分を出力する。

ただし、 ω_m はデジタルシーケンスのスプリアス周波数成分、

K」は可変発振器の変換利得である。

位相ロックループのフィードバック特性はこれをスプリ アス成分が次のごとくなるように補正する。 シフトは分周器103の除数によって2ヵラジアンを除算 したものとなる。一般に、デジタル網611は時間的に変 化する分周比を発生する。このように、一般的な場合には、 位相検出器105への入力は次のごとく表すことができる。

ただし、Niは公称のループ分周比、

c (n) はオフセット周波数でのデジタルシーケンスのフーリエ成分、

1/sは周波数を位相に変換するために導入されたものである。

デジタルシーケンスのフーリエ成分は次のごとく計算される。

H-1
$$c(n) = (2/H) \sum \theta (i) \left\{ \cos \left(2 - \Pi i/H \right) - j \sin \left(2 - \Pi i/H \right) \right\}$$

ただし、Nはシーケンスの1周期における絶ポイント数、 θ (i) はデジタルシーケンスの時間波形、

iは時間成分、

nは周波数成分である。

$$f_{spss}(1) = \left(2 \prod_{k \neq 0} K_{\nu} / N_{\downarrow}\right)$$

$$|f(\omega)| |f(s)| ces(\omega_{m} 1)$$

$$/\left(1 + K_{o} K_{\nu} | f(\omega) | / \{\omega_{m} N_{\downarrow}\}\right)$$

小さいスプリアス成分に対して、スパー(s p u r) レベルは、β/2、ただし、βは上述の周波数に対応する位相、に近似できる。

$$\beta = \int f_{spur}(t) dt$$

このように、スプリアスレベルは次のごとく近似できる。

$$\beta/2 = \{\pi \ \mathbb{E}_{\phi} \ \mathbb{E}_{\nu} / (\ \mathbb{H}_{1}\omega_{\pi})\} \ | \ f(\omega) \ | \ | \ c(a) \ |$$

$$/\{1 + \mathbb{E}_{\phi} \ \mathbb{E}_{\nu} \ | \ f(\omega) \ | \ / (\omega_{n} \ \mathbb{H}_{L})\}$$

低周被数に対しては、F(ω)→ ∞ かつ ω _m→0である。 このようにして、スプリアスレベルは次のごとく近似できる。

$$\beta / 2 = 2 \pi | c (n) |$$

このように、多段アキュムレータのデジタル網611の フーリエ成分がすべてのスプリアス成分が小さな値になる ように形成されると、位相ロックループの出力もまた小さ

特表平5-502154 (10)

いスプリアス値を含む。デジタル網611は量子化鍵音に対しては高域通過フィルタとして動作する。細分化を非常に大きな数に増大することによって、すべてのスプリアス信号は周波数オフセットに位置し、ここで、分数シーケンス発生器はスプリアスレベルを位相ロックループの雑音する。位相ロックループ出力に通過後、スプリアス信号は依然として分数シーケンス発生器によって連成されたレベルを維持する。

Fましい実施例においては、位相検出器は基準発展器 1 0 7 によって供給された 2 6 M H z で動作し、細分化は大きな数による(2 2 4 = 1 6、 7 7 7、 2 1 6)。分数 N のスプリアス信号は 1. 5 4 9 7 2 H z の高調波及び分数調波で発生する。基準周波数は非常に高い周波数であるので、分数 N の多段アキュムレータのデジタル網 6 1 1 の高域通過のコーナ周波数は約 6. 5 M H z である。従って、細分化によって発生するスプリアス信号の減渡は非常に大きい。

デジタル網611の高域通過特性の使用によるスプリアス信号の除去は重要な利点を有する。第1に、チャネル間隔が低歪み変調に対する最小要求周波数ステップより非常に小さい。第2に、除去が必要である位相ロックループの健音フロアより高い離散的なスプリアス信号は存在しないので、ループ帯域幅は非常に広い。(実際の基本周波数2

アキュムレータは入力データのほぼ任意の値に対するその全アキュムレータ長のそれに対応するスプリアスパターンを発生する。多段アキュムレータシステムにおいては、1つの下位ビット(もしくは複数のピット)の初期オンセットが中夕上に課された基本的にランななが期オフセットが除去されるかで、この方法は周かれているので、カフセットが除去されるしータシステムに対しているので、この方法は単一アキュムレータシステムに対しては作用しない。多くのアキュムレータシステムに対しては作用しない。多くのアキュムレータンステムに対しては作用しない。多くのアキュムレータンステムに対しては作用しない。多く改定し、これらのパターンはデジタル網111において除去される対応するに関波数スペクトル成分を伴なう非常に長い時間シーケンスを形成するよう相互作用する。

このように、n次の分数Nのシステムが与えられると、アキュムレータはラッチされる(1 a t c h e d)ことが可能になり、この結果、データが1クロックサイクルにおいて1つより多くのアキュムレータを介してリップルする必要がない同期システムとなる。可変ループ分周器への1次または最小オーダのアキュムレータの出力は(n - 1)個のクロック装置によって遅延され、次に低いレベルのアキュムレータの出力は(n - 2)個のクロック装置によって遅延され、以下同様に、遅延されない、最後つまり最高

6 M H z におけるスパーを除き)。 好ましい実施例においては、400k H z のオープンループ単位利得因放数が G M S K 信号に5°のピーク及び3.5°のR M S 位相誤をを生じさせる。 これは G S M 規格である 20°ピーク及び5°R M S に対し合理的な限界である。 3.5°のR M S 位はそれが広いループ帯域幅によって決定される点で非常に信頼できるものである。


非常に高い細分化に対して設計されたシステムについては、いくつかのチャネルオフセットが分子及び分母の共身で、いくつかのチャネルオフセットが分子及び分母のよりずっと小さい実効的な知分化となり、また、難故的なスプリアス信号が再出現する。この状況はアキュムレータの長定することによって避けることができる。のの場合を考える。これは6、5 M H z の高調波及び分されると、細分化は4、194、305/16、777、216となり、これによりスプリアス信号を1 H z 領域へ多くの場合には、この種の誤差は重要でない。


高細分化を保証する第2の方法はある数もしくはある群の数でアキュムレータを初めにオフセットし、その後、所望の周波数を入力することである。この初期オフセットにより2もしくはそれ以上のアキュムレータを含む分数Nの


レベルのアキュムレータにまで致る。これは時間シーケンスを再整列して非ラッチドシステムの雑音特性を与える。


システムの同期的特性のために、より高い周波で動作が可能となり、従ってPLL帯域幅を大きくできる。これによりロック時間を速くでき、分数分周器を介した広帯域デジタル変関(もしくは位相検出器へ入力される基準発 祭器を介したアナログ変調)が可能となり一方、優れた予測可能なスプリアス性能が維持できる。


特表平5-502154 (11)














要 的 音

デジタル無線送受信機に使用される多段ラッチドアキュ ムレータの分数Nのシンセサイザが開示されている。シン セサイザの分周器(103)の除数は基準局波数の分数に 等しい周波数増分となるアキュムレータのキャリー出力デ ジタルシーケンスの和によって時間的に変化する。アキュ ムレータ(615、617)はラッチされ、クロックパル スの発生毎に、データが各アキュムレータを介して一度に 1つのクロックパルスステップで一度に転送され、この結 果、システムによる運延はアキュムレータの1個分のみの 連延に等しくなる。アキュムレータ(615、617)の キャリー出力はアキュムレータの数の遅延より小さい遅延 に等しい遅延素子(6 4 5、 6 4 7、 6 4 9, 6 3 1、 6 33)を介して結合されて加算され(635)、この結果、 高位のアキュムレータのキャリー出力は正味の和がりまで 加算され、第1のアキュムレータの所望の分数設定を変更 することはない。

PCI	/US91/05455
1 CLASSIFICATION OF SUBJECT MATTER AT CHIPS HESPACEMON DURING MOVE AT 4	
A 12 2 1 2 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	
IPC(5): HD3 C 3/09; HD3L 7/197 US CL. 331/LA, 16,25; 332/127; 375/120; 377/48; 453/76,183,260	
· PIELOS SEACCISO	
M unitiget Date promotives Selection 1	
Care : ta : " \$	
331/1A, 16, 25; 332/127,128; 328/14,155; 377/48; U.S. 375/120; 455/76,119,183,260	
Gerunamen an Bearched ethar in at Managen death annuan	
to the Eulest that each Oncompany are translated at the Fertil Story sheet 4	
D DOCUMENTS CONSUMEND TO ST OSLEYART	
Considery * C service of Discovering, ** major programmy, where any prof physic, 6" and coloured physics in	Potenties to Cine Ste 9
	1
A US, A, 4,204,174 (XING) 20 Hey 1980	1-14
A US, A. 4,609,681 (MELLS) CZ September 1986	1-14
A US, A, 4,816,774 (MARKEDS) 28 Harrels 1989	1-14
	<u> </u>
	i I
	1
	}
	1
	1
	1
	i i
	1
	1
	1
	1 1
	J
* Department of print discounting of the second of the sec	
Charles of the particular species of the particular and the particular and the barriers of the	
A clean and the property of the party of the	
A company of the party of the p	
-C. Street, sprant in the letterner my street, a. Christian of Charles we so that the party par-	
A definition the state of the selection goals was jet. A definition the selection of the selection grad was jet. A of 16'.	
TY, CENTIFICATION	
Date of the Asset Committee of the Commi	
11 Septembar 1991 24 SEP 1991	
ISA/IS To B. Grinn Marries 2000-100	
ISANIS]-S. E. Griss DETEROLITORIS STYLETON	